脳型情報処理システムのための

シナプス可塑性を有する電子回路モデル

Electronics Circuit Model with Synaptic Plasticity for Brain-type Information Processing System

1071010

研究代表者 日本大学理工学部 准教授 佐伯勝敏

[研究の目的]

私は,脳を構成しているニューロンに着目し, 電子回路でモデル化することにより,集積回路 技術でネットワーク化し,脳型情報処理システ ムを構築させたいと考えている。これをロボッ トに搭載した場合,人とロボットとの調和がと れるよう,なるべく人の脳に近いモデルのチッ プを開発することで,よりスムーズに人とロボ ットとのマッチングがとれるのではないかと考 え,脳の特徴である学習に着目し,パルスのタ イミングに依存したシナプス可塑性を有するハ ードウェアモデルを開発することを目的とし, 研究を行った。

近年,海馬 CA1,大脳新皮質,小脳などにお いて,シナプス前ニューロン,シナプス後ニュ ーロンの発火によるスパイクの時間差に依存し て,長期にわたりシナプス結合が変化する長期 増強(LTP),長期抑圧(LTD)といった現象が起こ るシナプス可塑性,STDP(Spike Timing Dependent synaptic Plasticity)が発見された。

今回,私は LTP の時間領域の狭いメキシカン ハット型の時間窓を持つスパイクの時間差に依 存したシナプス可塑性に着目し,スパイク入力 の時間差に依存してシナプスの結合荷重制御を 行う回路,及び,その回路の出力値に従いシナ プス後ニューロンにパルス伝搬を担うシナプス モデルについて検討を行った。

[研究の内容、成果]

図1に、メキシカンハット型の時間窓を示す STDPを用いたパルス形ニューラルネットワー クの概略図を示す。同図はシナプス前細胞体部 N_{pre} 、シナプス後細胞体部 N_{post} 、 N_{pre} から N_{post} へ介在する抑制性細胞体部 N_i とし、 N_{pre} と N_{post} , 及び、 N_{pre} と N_i を結ぶ興奮性シナプス部、 N_i と N_{post} を結ぶ抑制性シナプス部、 N_{pre} 、 N_{post} が出 力するパルスの時間差に依存して興奮性シナプ ス部の結合荷重 $W_{post, pre}$,及び、抑制性シナプ ス部のの $W_{post, i}$ を制御するシナプス結合荷重制御 部から成る構成とした。また、 N_{pre} と N_{post} に刺 激電流 i_{pre} , i_{post} が流れ込み、興奮性シナプス部 の結合荷重 $W_{i, pre}$ は一定とした。



図1 メキシカンハット型の時間窓を示す STDP を用いたパルス形ニューラルネットワーク

図2に図1で用いた細胞体モデルの回路構成 を示す。この細胞体モデルは生体のニューロン が持つ特徴として, 閾値, 不応期といった特性 を有しており, 外部からの刺激電流を受け, 膜 容量に相当する C_mの両端にかかる電圧 v_mにパルスを発生する特性を有している。

図 3 に今回提案するシナプスモデルの回路構成を示す。同図のシナプスモデルはニューロンのシナプス部に相当し、生体のシナプスが持つ遅延特性を模擬する一次遅れ部 D_{pre}, D_iから成る構成とした。興奮性シナプスモデル,抑制性シナプスモデルをそれぞれ(a), (b)に示す。同図(a)の回路は, D_{pre} と 3 つの p チャネル MOSFET,

 M_{s1} , M_{s2} , M_{s3} から成り, N_{pre} がパルスを出力し た時に生じる電圧 v_{pre} が D_{pre} の容量 C_{pre} により, 遅れて出力電流 I_{out} が N_{post} として用いた細胞体 モデルに流れる。また,シナプス結合荷重制御 回路による結合荷重制御電圧 V_w により, I_{out} の 大きさを調整することが可能である。また,同 図(b)の回路は, D_i とそれぞれカレントミラー構 成となっている M_{i2} , M_{is1} 及び, M_{is2} , M_{is3} から 成り, N_i がパルスを出力した時に生じる電圧 v_{Ni} が D_i の容量 C_i により,遅れてマイナスの出力電 流 $-I_{in}$ が N_{post} として用いた細胞体モデル に流れ る。すなわち, N_{post} として用いた細胞体モデル から引き込み電流 I_{in} が流れ, C_m に掛かる電圧 v_m を低下させ,パルスの出力を抑える。



図2 細胞体モデル



図4にシナプス結合荷重制御回路の構成を示 す。図中、Vwは同回路の出力であり、図3(a)の 興奮性シナプス回路を制御する電圧である。ま た、Dpreは図3(a)の興奮性シナプス回路内のDpre と、Diは図3(b)の抑制性シナプス回路内のDi と それぞれ同一であり、Dpost も一次遅れ部を示し ている。Npre、Npostがパルスを出力し、Vpre、Vpost が生じる度にDpre、Di、及びDpost内の容量Cpre, Ci、及びCpostの両端電圧が変動し、Mpre2、Mi2、 Mpost2に電流が流れる。さらに、Mpre2はMpre3と Mpre6、Mi2はMi3、Mpost2はMpost3とそれぞれカレ ントミラー構成とし、電流が流れる。ここで、 Mpre6のドレイン側に接続したNiは、Npreの細胞 体モデルがパルスを出力しVpreが生じた際に、抑 制性ニューロンを介すことで遅れをもたせたパ ルスを出力し、 M_{i1} のゲートに v_{Ni} を印加する。 また、 C_{pre} 、 C_i 、及び C_{post} の両端電圧に応じた電 流が D_{pre} 側では M_{pre3} , M_{pre4} , M_{pre5} ,及び M_{pre6} を介し、 D_i 側では M_{i3} , D_{post} 側では M_{post3} からそ れぞれ流れ、さらに、 N_{pre} , N_{post} の細胞体モデル がパルスを出力し v_{pre} , v_{post} が生じるたびに、 M_{pre7} , M_{i4} , M_{post4} が ON 状態となり、容量 C_w に掛かる 電圧 V_w が変化する構成とした。

図 5 に図 4 のシナプス結合荷重制御回路の特性の一例を示す。同図は、 N_{pre} , N_{post} の細胞体モデルが出力するパルスの時間差 Δ t に対する V_w の変化量 ΔV_w を示す時間窓特性の一例で、横軸に Δt ,縦軸に ΔV_w を示す。この特性より、生体で発見されたメキシカンハット型の時間窓特性と類似した特性が得られたことを示している。

次に、図2の細胞体モデル、図3のシナプス モデル、図4のシナプスの結合荷重制御を行う 回路を用いて、STDPを用いたパルス形ニューラ ルネットワークを構成した場合、シナプス結合 荷重の増強、抑圧に相当する、興奮性シナプス モデルの出力電流の制御について検討を行う。 検討には、Npre、Npostが出力するパルス列として 次式の信号を用いた。





上式中, v_{pre} は N_{pre} から出力される *i* 番目のパル スの振幅を示しており, v_{post} は N_{post} から出力さ れる *j* 番目のパルスの振幅を示している。*T* は パルス周期, *dt* は N_{pre} が出力するパルス列に対 する, N_{post} が出力するパルス列の遅れ時間を示 している。今回,一例として図 5 の時間窓特性 より,常に V_w が低下している *dt*=0.5[μ s]を増 強が起こるパターン,また,常に V_w が上昇し ている *dt*=-0.5[μ s], 1.5[μ s]を抑圧が起こるパ ターンとして, T=10[μ s]のパターンを用いた。



図 6 に *dt*=0.5[μs]における増強過程の特性の 一例を示す。同図(a)はシナプス結合荷重制御電 圧 V_w, (b)は図 3(a)の興奮性シナプスモデルの出 力電流 I_{out} の各時間推移を示している。図中, 横軸は時間を示しており,縦軸(a)は V_w, (b)は



 I_{out} を示している。同図(a)は時間経過に伴い V_w が階段状に低下していくことを示しており,(b) は時間経過に伴い I_{out} の振幅が大きくなり,次 第に一定になることを示している。このことは, N_{pre} と N_{post} が出力するパルス間隔が常に V_w が 低下する範囲にあるため, N_{post} がパルスを出力 するたび, N_{pre} と N_{post} 間の興奮性シナプスの結 合荷重が増強されていることを示している。

図7にdt=-0.5[μ s],図8にdt=1.5[μ s]におけ る抑圧過程の特性の一例を示す。図7,8(a)は抑 圧過程のV_w,図7,8(b)はI_{out}の各時間推移を示 している。図7,8(a)は共に時間経過に伴いV_w が階段状に上昇していくことを示しており,(b) は、時間経過に伴いI_{out}の振幅が小さくなること を示している。このことは、N_{pre} と N_{post}が出力 するパルス間隔が常にV_wが上昇する範囲にあ り、中でもdt=1.5[μ s]の場合, N_{pre} と N_{post}に介 在する N_iによる影響を受けるため、N_{pre} と N_{post} 間の興奮性シナプスの結合荷重が抑圧されてい ることを示している。

[今後の研究の方向、課題]

今後は、今回提案したシナプス可塑性を有す る電子回路モデルを用いて、記憶の保持、想起 について検討を行う予定である。

[成果の発表、論文等]

- Yugo Hayashi, Katsutoshi Saeki, Yoshifumi Sekine : A Synaptic Circuit of a Pulse-Type Hardware Neuron Model with STDP, Technical paper in International Congress Series 1301 Elsevier, pp. 132-135, Jul. 2007.
- [2] Katsutoshi Saeki, Yugo Hayashi, Yoshifumi Sekine : Noise Tolerance of a Pulse-type Hardware Neural Network with STDP Synapses –Thermal Noise and Extraction of Phase Difference Information –, Proc. 2007 IEEJ International Analog VLSI Workshop, pp.88-93, Nov. 2007.
- [3] 関根好文, 佐伯勝敏: カオス発生可能なパルス形ハード ウェアニューロンモデルの実装とその応用,日本神経回路 学会誌, Vol. 15, No. 1, pp. 27-38, 2008.3.