体内埋め込み型デバイスに向けた三次元集積化技術の 信頼性に関する研究

Study of Reliability Evaluation of 3D Integration Technology for Body-implantable Devices

		2157005					
66	研究代表者	東北大学大学院工学研究科	博士後期課程	菅	原	陽	平
	共同研究者	東北大学大学院医工学研究科	教授	\square	中		徹

[研究の目的]

三次元集積化技術は MOSFET (Metal Oxide Semiconductor Field Effect Transistor) の微細化によらない IC (Integrated Circuit) の高性能化が可能な技術として注目されている。 三次元集積化技術によって作製される三次元集 積回路 (Three dimensional IC: 3D IC) は数十 mm まで薄層化したウェハやチップを縦方向に 積層し, Si 基板を貫通する配線である TSV (Through Si Via) によって各層を電気的に接 続することで作製される。3D IC により,チッ プ面積の縮小,超並列処理,グローバル配線の 短縮,異種機能の集積が可能となり,デバイス の小型化,高速化,低消費電力化,多機能化が 可能となる。

このような 3D IC の特長は,高性能な体内 埋め込み型デバイスに求められる省スペース, 低消費電力,多機能などの要求を満たす。その ため,3D IC を適用することで,従来の IC で は実現できない高性能な体内埋め込み型デバイ スの実現が可能となる。

しかしながら, 3D IC は, その作製工程や電 気的特性に従来 IC には存在しない様々な信頼 性課題を有している。図1に 3D IC の断面模 式図と 3D IC における信頼性課題を示す。一 方で,体内埋め込み型デバイスは,保守点検の 難しい長期的運用や人体への安全性を考慮した



図1 3D IC の断面模式図と信頼性課題

高い信頼性が求められる。そのため, 3D IC を 適用した体内埋め込み型デバイスを実現するた めには,高い信頼性を有する 3D IC が求めら れる。

本研究では、3D IC 及びその形成工程におけ る信頼性の評価及び改善を行うことで、体内埋 め込み型デバイスに適用可能な高信頼性 3D IC を実現することを目的とする。また、実際に 3D IC を適用した生体用集積回路の試作及び評 価を行い、体内埋め込み型デバイスの高性能化 に貢献することを目的とする。

[研究の内容,成果]

本研究では、完成されたチップの裏面から TSV を形成する裏面ビアラストプロセスにお ける信頼性評価として TSV 形成プロセスにお けるプラズマチャージアップダメージを評価し た。また、TSV と Si 基板間における電気的な 信頼性を詳細に評価するために、マルチウェル 構造 TSV を用いた信頼性評価手法を提案し、 TSV 深さに対する TSV 側壁絶縁膜の膜質およ び界面の質を評価した。また、ノイズ低減によ る信頼性向上を目的としてアナログ・デジタル 積層混載 3D IC の試作及び評価を行い、体内 埋め込み型生体用 IC の信頼性向上を検討した。

TSV 形成プロセスにおけるプラズマチャー ジアップダメージの評価

TSV 形成技術において裏面ビアラストプロ セスは様々な特長を有している。しかしながら, 基板裏面から配線層に向けてビアホールを形成 する裏面ビアラストプロセスではビアホール エッチングプロセスで生じるプラズマからの チャージアップダメージにより MOSFET の特 性が劣化する恐れがある。図2にビアホール エッチングにより発生したチャージアップダ メージを示す。プラズマプロセスによるチャー ジアップダメージは電子シェーディング効果と アンテナ効果により,ビアホールのアスペクト



図2 ビアホールエッチングによるチャージアップダメージ

比及びプラズマ照射面積が大きくなるにつれ増 加する。高性能な 3D IC には微細で高アスペ クト比な TSV を高密度に配置することが要求 されるため、チャージアップダメージは増大す る傾向にある、そのため、高信頼性 3D IC を 実現するためには高アスペクト比ビアホール エッチング時のチャージアップダメージの評価 およびプラズマ条件の最適化が必要となる。本 研究では MOSFET が形成された IC チップに 裏面ビアラストプロセスを施し. ビアホール エッチング前後においてトランジスタ特性を 測定することでビアホールのアスペクト比及 びプラズマ条件とチャージアップダメージの関 係を評価した。評価試料は、Si インターポー ザ上に Cu/Sn マイクロバンプを介してフリッ プチップ接合した IC チップをチップ裏面から 薄層化し, MOSFET のゲートに接続した金属 配線 (M1 配線) まで ICP-RIE (Inductively Coupled Plasma-Reactive Ion Etching) を用い たビアホールエッチングを行うことで形成され た。プラズマダメージ評価後にエッチング条件 を調整し、再度評価を行った。図3に未調整の エッチング条件によるビアホール形成前後の MOSFET のゲート電流 (Ig)-ゲート電圧 (Vg)特性を示す。形成したビアホールは径 25 µm. アスペクト比 1.6 であった。ビアホー ル形成の前後でゲートリーク電流が増大してお り、MOSFET の性能が劣化していることがわ かる。続いて、図4に調整済みのエッチング条



図3 未調整のエッチング条件によるビアホールエッチン グ前後の Ig-Vg 特性



図4 調整済みのプラズマ条件によるビアホールエッチン グ前後の Id-Vg 特性

件によるビアホール形成前後の MOSFET のド レイン電流 (Id)-Vg 特性を示す。 形成したビ アホールは径 25 µm, アスペクト比 1.6 または 径 5 µm, アスペクト比 6.0 であった。アスペ クト比 1.6 と 6.0 のどちらの場合においても, MOSFET の主動作領域において電気特性の劣 化は確認されなかった。以上のことから,本研 究ではエッチング条件を調整することで,高ア スペクト比を有するビアホール形成においても プラズマチャージアップダメージを抑制可能で あることが示された。

2, TSV 側壁絶縁膜からのリーク電流および電 子ノイズの TSV 深さ方向依存性評価

TSV に関連する信頼性の問題として,TSV 側壁におけるリーク電流やカップリングノイズ がTSV 周辺の MOSFET に影響を及ぼすこと が懸念される。TSV からのリーク電流やノイ ズはTSV 側壁絶縁膜の膜厚,膜質および界面 の質によって決定される。一般的にTSV 側壁 絶縁膜は形状や膜質が深さ方向に不均一である。 そのため,TSV からのリーク電流やカップリ ングノイズは複雑な挙動を示すが,TSV 側壁 絶縁膜の深さ方向の特性分布は十分に調べられ ていない。本研究ではTSV 深さ方向における 側壁の電気特性の分析を実現するために,Si 基板に形成したマルチウェル構造TSV を形 成したマルチウェル構造TSV を提案した。図 5にマルチウェル構造TSV を用いたTSV 深さ



図5 マルチウェル構造 TSV による深さ方向分析のコン セプト

方向の分析のコンセプト図を示す。マルチウェ ル構造 TSV は TSV をゲートとした MOSFET を側壁に複数有しており、各 MOSFET を測定 することで TSV 側壁の様々な状態を深さごと に分析することが可能である。本研究では IC チップ内に形成した N+拡散層/P 型ウェル/N 型ディープウェル/P型Si基板で構成されるマ ルチウェル領域に裏面ビアラストプロセスによ り TSV を形成することでマルチウェル構造 TSV を作製した。チップは Si 基板を 25 µm ま で薄層化され, 径 7 µm, 深さ 25 µm の TSV が形成された。本研究では TSV 側壁に形成さ れた MOSFET をチャージポンピング法により 分析することで TSV 側壁絶縁膜-Si 基板界面 の状態を評価した。振幅が2.0V,立ち上がり 時間及び立下り時間が20nsec, デューティ比 が 50%, 周波数が 1 MHz の電圧パルスを TSV に印加し, 基準電圧 (V_{base}) を -3 V から 0 V の間で掃引してチャージポンピング電流を測定 した。4種の不純物領域から隣接する2種の不 純物領域を選択して0Vを印加し、それ以外 の不純物領域をフローティングとすることで3 種のチャージポンピング電流を測定した。P型 Si 基板とN型ディープウェルにOV を印加し た際に P 型 Si 基板に流れる電流を Icpl, N 型 ディープウェルとP型ウェルにOVを印加し た際にN型ディープウェルに流れる電流を Im2. P型ウェルとN型拡散層にOVを印加した際



図 6 マルチウェル構造 TSV 側壁のチャージポンピング 電流

に P 型ウェルに流れる電流を Icp3とした。図 6 に測定したチャージポンピング電流と Vbaseの 関係を示す。各チャージポンピング電流は異な る V_{base}でピークを示した。これらのピークは 0V を印加した不純物領域の側壁酸化膜界面の 状態に依存したチャージポンピング電流だと考 えられる。そのため、図中に Peakl と示した V_{base}=-1.4 V で I_{cpl}と I_{cp2}に共通して観察され たピークは Icplと Icp2の測定で共通して0Vを 印加したN型ディープウェルの側壁酸化膜界 面の状態に依存したチャージポンピング電流で あると考えられる。一方, Peak2 と示した $V_{\text{base}} = -0.7 V \tilde{v} I_{\text{cpl}} k 観察されたピークは他に$ 共通のピークがないことから P 型 Si 基板の側 壁絶縁膜界面に依存したチャージポンピング電 流である考えられる。同様に Peak3 と示した $V_{\text{base}} = -0.2 V$ のピークは P 型ウェルと 側壁酸 化膜界面の状態に依存したチャージポンピング 電流であると考えられる。また, I_{cp3}から得ら れたピークは他のピークと比較して緩やかで あった。この理由としてビアホール下部のバリ ア層が薄いために Cu が酸化膜中や Si に拡散 し、Cuをトラップ準位としたチャージポンピ ング電流が発生したためと考えられる。これら の結果から、今回作製した試料では TSV 側壁 絶縁膜の質及び側壁絶縁膜-Si 基板界面の状 態が深さ方向に不均一であり。特に TSV 底部 における膜質及び界面の状態が良好でないと考 えられる。

これらの結果から、本研究で提案したマルチ ウェル構造 TSV を用いることにより、これま での手法では評価が非常に困難であった TSV 側壁界面の状態を深さ毎に簡便かつ定量的に評 価することが可能となった。

3, 体内埋め込み型デバイス用アナログ・デジ タル積層混載 3D IC の試作

生体信号を扱う体内埋め込み型デバイスは医 療や障がい者支援など様々な分野においてその 利用が期待されている。体内埋め込み型デバイ スに使用される生体用集積回路には正確な信号 記録および処理機能が求められる。一般に生体 信号の信号振幅は微小であるため、信号を正確 に分析し、活用するためには目的の信号を必要 な振幅まで増幅することが求められる。また, 取得した生体信号の記録およびコンピュータに よる解析を行うためには、アナログの生体信号 をデジタルデータに変換する必要がある。生体 用 IC には、連続的な値の信号を扱うアナログ 回路と離散的な値の情報を扱い論理演算を行う デジタル回路を同一Si 基板上に集積したアナ ログ・デジタル混載 IC が使用される。アナロ グ回路はノイズの影響を受けやすく、デジタル 回路はノイズ源となるため、アナログ・デジタ ル混載 IC はデジタル回路で発生したノイズが アナログ回路に伝搬し, S/N比(信号/ノイズ 比)が低減することが懸念される。生体用 IC はノイズの発生や伝搬に対して様々な手法を用 いて対策を行ってきたが、回路の面積や設計条 件によって、完全にノイズの影響を抑制するこ とはできていない。このような課題に対して本 研究ではアナログ回路とデジタル回路を異なる チップに集積し、TSV により各チップを電気 的に接続することで三次元集積化したアナロ グ・デジタル積層混載 3D IC を提案した。ア ナログ・デジタル積層混載 3D IC は 3D IC の 特長である高機能化および高集積化に加えて.

各回路を基板レベルで分離するため、ノイズ低 減による S/N 比の向上が期待され、より医療 や障がい者支援に貢献可能な体内埋め込み型デ バイスを実現できると考えられる。

本研究では生体用 IC の三次元集積化による 高性能化を検証するためにアナログ回路である 低ノイズ増幅器, デジタル回路である ADC (Analog-Digital Convertor), ノイズ源である R/O (Ring Oscillator)を集積したノイズ検証 用チップを試作した。本研究で試作したノイズ 検証用チップは同じチップを2枚使用し, TSV を用いて三次元積層することで、上層ま たは下層チップにおける任意の回路を選択して 複数同時に動作および測定できるように設計し た。そのため、同一または別個のチップに配置 された複数の回路を同時に動作させ、各場合に おけるノイズ特性を評価することで、ノイズの 伝搬に対する基板分離の効果を詳細に評価する ことが可能である。本研究では、アナログ・デ ジタル積層混載 3D IC および単層のアナログ・ デジタル混載 IC のノイズ特性をシミュレー ション及び実測により評価した。シミュレー ションは, Finite-difference method を用いて 基板および TSV を一定区間で分割することで 評価モデルを作成し, Micro model 法をもとに 回路シミュレータ HSPICE を用いて行った。 TSV は配線材料をCu, 側壁絶縁膜材料をSiO2 として、寸法は径 20 µm、長さ 50 µm、側壁 SiO₂膜厚 500 nm とした。また, 裏面ビアラス トプロセスによって試作したアナログ・デジタ ル積層混載 3D IC および単層のアナログ・デ ジタル混載 IC を測定し、ノイズ特性を評価し た。

図7に単層のアナログ・デジタル混載 IC の R/O を動作させた際の低ノイズ増幅器の出力 波形およびアナログ・デジタル積層混載 3D IC の上層の R/O を動作させた際の下層の低ノイ ズ増幅器の出力波形を周波数スペクトル解析し たシミュレーション結果を示す。周波数スペク トル 解析 はサンプルレートが 1 GHz で



図7 単層および三次元積層構造の低ノイズ増幅器のノイ ズスペクトルのシミュレーション解析結果



図8 単層および三次元積層構造の低ノイズ増幅器のノイ ズスペクトルの実測解析結果

Hanning 窓関数を用いて行った。R/O の動作 によって単層のアナログ・デジタル混載 IC の 基板モデルではノイズピークが -131 dBV で あったの対しアナログ・デジタル積層混載 3D IC の基板モデルでは -156 dBV とノイズ低減 の効果が確認された。また、図8に単層のアナ ログ・デジタル混載 IC の R/O を動作させた際 の低ノイズ増幅器の出力波形およびアナログ・ デジタル積層混載 3D IC の下層の R/O を動作 させた際の上層の低ノイズ増幅器の出力波形を 周波数スペクトル解析した実測結果を示す。 R/Oの動作によって単層のアナログ・デジタ ル混載 IC ではノイズピークが -17.4 dBV で あったの対しアナログ・デジタル積層混載 3D IC では -25.2 dBV とノイズ低減の効果が確認 された。

以上の結果から,アナログ回路とデジタル回 路の基板分離によるノイズ低減の効果がシミュ レーションおよび実測評価の両方によって示さ れ、アナログ・デジタル積層混載 3D IC は S/N 比向上に有効であることが示された。

[今後の研究の方向,課題]

本研究ではアナログ・デジタル積層混載 3D IC がノイズの抑制に有効であることをシミュ レーションおよび実測結果の両方から示した。 しかしながら、実測のノイズ抑制効果はシミュ レーションの場合と比較して小さかった。この 理由として、TSV 側壁絶縁膜がノイズの伝搬 経路となっている可能性が考えられる。今後、 本研究で提案したマルチウェル構造 TSV によ る側壁絶縁膜評価技術を用いて、TSV 起因の ノイズを詳細に評価し、改善することで体内埋 め込み型デバイスとして適用可能な高信頼性を 有する 3D IC の形成が可能となると考えられ る。

[成果の発表,論文等]

- [1] <u>Yohei Sugawara</u>, Hideto Hashiguchi, Seiya Tanikawa, Hisashi Kino, Kang-Wook Lee, Takafumi Fukushima, Mitsumasa Koyanagi, and Tetsu Tanaka, "Impact of Deep-Via Plasma Etching Process on Transistor Performance in 3D-IC with Via-Last Backside TSV," *IEEE Electronic Components and Technology Conference*, pp. 822–827, USA, May, 2015.
- [2] Yohei Sugawara, Hisashi Kino, Takahumi Fukushima, Kang-Wook Lee, Mitsumasa Koyanagi, and Tetsu Tanaka, "Evaluation of Depth-dependent TSV-liner Interface States Using Multi-well Structured TSV and Charge Pumping Technique," *International Conference on Solid State Devices and Materials*, pp. 467–468, Japan, September, 2016.