三次元積層型集積回路を内蔵したフレキシブル浅皮下 生体情報可視化シートの開発

2217006 研究代表者 東北大学 大学院工学研究科 博士課程 煤 孫 祐 樹

Development of Smart Skin Display with 3D-stacked Heterogeneous Dielets

[研究の目的]

近年. フレキシブルデバイスの性能向上のた め,Si等の無機半導体チップと有機基板を融 合させたフレキシブル・ハイブリッド・エレク トロニクス (FHE) が注目されている。しか し. 従来 FHE ではチップを極薄化して曲げに 追従させるため特性が変動する。本研究では、 小さく分割した三次元積層型集積回路(3D-IC) ダイレットを有機基板に多数埋め込み. ウエハレベルで相互に接続し、高い柔軟性と信 頼性を持つ高集積なフレキシブルエレクトロニ クスの技術基盤を創成する。応用として血管か ら様々な生体情報をリアルタイムで可視化でき る生体情報可視化シートを提案する。血管のモ ニタリングは血栓などによる血管の収縮・膨張 などの情報を得ることができ、健康維持に役立 てることができる。本研究で構築する 3D-IC を用いた新しい FHE プロセスは、フレキシブ ルデバイスの集積度を飛躍的に向上させること が期待され、曲がるデバイスに加えて曲面に集 積できる立体的なエレクトロニクスのシステム 集積にインパクトをもたらす。生体情報可視化 シートの概要を図1に示す。2.5 mm 角の 3D-IC チップレットに 6×6=36 個の 100 µm 角の Micro-LED を実装する。この 3D-IC を 30 mm 角のシートに 12×12=144 個埋め込むこと により、5.184 ピクセルになる。3D-IC の基本

 血液量の多い領域の光
 血液量の少ない領域の光
 XV: Through X Via

 マイクロレロ
 マイクロレロ

 レーマ
 3D-IC

 レーマ
 上面図

 断面図
 1

 浅皮下生体情報可視化シートの構造

回路は、赤色/近赤外光を受光するフォトダイ オード, 増幅回路, 電流/電圧変換回路, 矩形 波発生回路, LED 駆動回路から構成され, TSV を通して表示用青色 Micro-LED が接続 される。隣接して赤色/近赤外光照射用 Mini-LED を実装する。これらは2層のフレキシブ ル多層配線で接続され、絶縁膜を介してフレキ シブルな樹脂で埋め込まれた構造となる。この デバイスの開発のために必要な要素技術として. ① フレキシブル多層配線の作製, ② 樹脂基板 貫通配線 (TXV) の作製, ③ 3D-IC チップ レットの作製, ④ 3D-IC と Micro-LED の一 括接合が挙げられる。本研究ではこれらの要素 技術の開発に取り組んだ。本研究で提案す. m る浅皮下生体情報可視化シートの特色は、生体 情報の取得と血管情報の表示を同時に行うこと ができる点にある。従来の無機半導体デバイス は高性能であるが硬いため、広範囲の皮膚に追

従することが困難である。有機材料を用いたフ レキシブルデバイスでも生体情報を取得できる ものは開発されているが,得られた信号を外部 PC に送信し解析するためには単結晶 Si 製のメ モリや無線回路が必要となる。本研究では 3D-IC を有機基板に埋め込むことで,生体情 報の取得・解析・表示をデバイス上で完結し, 皮膚に追従可能な柔軟なデバイスを開発する。 本研究の成果は、フレキシブルデバイスの集積 度を飛躍的に向上させ、従来の電子デバイスの 軍能性を広げ、電気電子工学や医工学分野の発 展に大きく貢献することができる。

[研究の内容,成果]

1年目

フレキシブル多層配線の作製

浅皮下生体情報可視化シートのような高集積 なフレキシブルハイブリッドデバイス作製のた めには従来の半導体プロセスで用いられるよう な多層配線が不可欠である。そこで本研究では 多層配線を有する FHE 作製のため,高い柔軟 性と生体適合性を持つ PDMS を基板として二 層配線を形成し,繰り返し曲げ試験により配線 の機械的耐久性を評価した。図2はフレキシブ ル多層 配線の作製プロセスである。まず, 130℃で熱発泡する低温熱剥離シートを貼った



図2 フレキシブル多層配線の作製方法

第一支持基板に PDMS を注型し、200℃で熱剥 離する高温熱剥離シートを貼った第二支持基板 で挟んで PDMS を硬化するとともに圧縮成型 を行った。PDMS の厚さは 500 µm とした。今 回,多層配線のみの評価を優先したため、チッ プレットを埋め込む工程を省略した。続いて. 第一支持基板を剥離した後, PDMS と配線間 の応力緩衝層として厚さ µm のパリレンを蒸着 により成膜した。その後, Ti 15 nm, Au 500 nm をスパッタし、フォトリソグラフィと ウェットエッチングにより一層目の配線を形成 した。次に、応力中立軸が二層配線の中心とな るように設計し、層間絶縁膜として厚さ4µm の SU-8 をスピンコートしてフォトリソグラ フィにより二層目と一層目の配線を繋ぐコンタ クトホールを形成した。一層目と同様の方法で 二層目の配線を作製し、最後に第二支持基板か ら二層配線を形成した PDMS を剥離した。

各材料の厚さは,配線の応力中立軸が2層配 線の中間に位置するように設計した。応力中立 軸とは物体が曲がった時に変形が起こらない面 を指す。応力中立軸に近いほど曲げた際の変形 量が抑えられるため,応力中立軸と配線の位置 を合わせることでフレキシブル配線の曲げ耐性 向上が見込まれる。作製したフレキシブル2層 配線の写真と繰り返し曲げ試験の結果を図3, 図4に示す。繰り返し曲げ試験の結果,1000 回の曲げ後も抵抗の上昇は抑えられており,応 力中立軸の設計により,高い曲げ耐性を持つフ レキシブル多層配線の作製に成功した。



図3 作製したフレキシブル多層配線の顕微鏡写真



図4 フレキシブル2層配線の繰り返し曲げ試験結果

樹脂基板貫通配線(TXV)の作製

従来のフレキシブル配線な両面配線において は、ポリイミドなどのフレキシブル基板にレー ザーなどで穴あけ加工を行い、レジストを形成 した後にめっきにより貫通配線を作製している。 この方法の問題点としてはプロセスが煩雑で、 めっきに長時間かかること、低アスペクト比の 貫通配線しか作れず厚い基板では貫通配線の形 成が困難といった問題がある。本研究ではこれ らの問題を解決するため微細な銅ピラーを TXV として採用し、数百 µm の厚い基板での 基板貫通配線作製に挑戦した。

評価試料の作製方法を図に示す。まず、第一 支持基板として Si ウエハ上に熱剥離テープ A を貼り、直径 300 µm、高さ 300 µm の銅ピ ラーをダイボンダーでアセンブリして仮接着を 行い、銅ピラーを基板に固定するアンカー層と してパリレン 200 nm を蒸着した。次に, 第二 支持基板として Si ウエハ上に剥離温度の高い 熱剥離テープBを貼り, 第二支持基板上にフ レキシブルエポキシを滴下した。その後、第一 支持基板を第二支持基板に重ね. フレキシブル エポキシを圧縮成形し硬化した.加熱により熱 剥離テープAを剥離させた後, その上に Ti 15 nm, Au 500 nm をスパッタし、フォトリソグ ラフィとウェットエッチングにより表面配線を 形成した. 続いて熱剥離テープCを貼った Si ウエハに試料全体を反転して接着し. 熱剥離 テープBを熱剥離した。表面配線と同様に裏 面配線を形成し、最後に熱剥離テープCを剥 離し、TXV を介して表裏面を接続するフレキ



図5 フレキシブル基板貫通配線の作製プロセス



図6 銅ピラー TXV を用いた両面配線



図7 銅ピラー TXV を用いた両面配線の電気特性

シブル配線を形成した。

配線幅 75 μm で接続された TXV の写真を図 6 に示す。また、厚さ 300 μm のフレキブルエ ポキシ基板に内蔵した 2 本の銅ピラーから構成 される TXV を含む表裏フレキシブル配線の I-V 特性の結果を図7 に示す。この図からフレ キシブルエポキシ基板に埋め込まれた 2 本の TXV を介して得られた両面配線の電流と電圧 は線形関係にあり、オーミックな接続が得られ た。配線抵抗が理論値より僅かに高い原因は、 銅ピラー表面の酸化物はクエン酸処理により除 去しているため、銅ピラーの酸化ではなく、銅 ピラーと配線の接触抵抗によるものと考えられ る。

— 3 —

銅は高い熱伝導率を持つため、本研究の銅ピ ラーとフレキシブル樹脂基板のインテグレー ション技術は配線だけでなく放熱設計等にも応 用が期待できる。

2年目

3D-IC チップレットの作製

当研究室はこれまで、3D-IC に関する研究 を多数報告しているが、本研究では 3D-IC の 作製工程の内バリア/シード層の成膜に着目し た。生体情報可視化シートでは複数チップ同時 に TSV の作製を行う。そのため、アライメン トエラーの影響を最小限に抑えるため、可能な 限り高いアスペクト比の TSV が求められる。 先端の高アスペクト比 TSV 作製工程では TSV のバリア/シード層の成膜のためにロングス ロースパッタやイオナイズドスパッタなどの特 殊なスパッタリング装置が用いられる。しかし, これらの特殊スパッタ装置は非常に高コストで ある。そこで本研究ではこれらの特殊スパッタ 装置ではなく、汎用スパッタ装置を用いて可能 な限り高いアスペクト比の TSV の作製を目指 した。

はじめに, 深堀 RIE によりシリコンウェハ 上に直径 10 μ m, 深さ 85 μ m のビアホールを 形成した。その後 CVD により 4 μ m の SiO₂膜 を成膜した。汎用スパッタで 250 nm/1750 nm の Ti/Cu バリア/シード層を成膜し,最後に Cu 電解めっきによりビアホールの埋め込みを 行った。作製した TSV の断面を観察したとこ ろ, TSV の深さが 40 μ m 以上では埋め込みに 失敗していることが確認された。この結果から 汎用スパッタによる TSV の最大アスペクト比 は4と定まった。

図8に3D-ICの作製プロセスを示す。まず, 仮接着剤を用いてチップを石英ウエハに固定し, チップを厚さ40 µm まで薄化した。続いて深 掘り RIE によりビアホールを形成し, CVD に より側壁に酸化膜を形成した。ドライエッチン グによりビアホール底面の酸化膜を除去した後,



図8 3D-IC の作製プロセスフロー

汎用スパッタによりバリア/シード層を形成し た。次に電解めっきによりビアホールに Cuを 埋め込んだ。TSV 上にレジストをパターニン グした後,ウェットエッチングによりバリア/ シード層を除去した。

3D-IC と Micro-LED の一括接合

生体情報可視化シートにはマイクロ LED を 採用している。マイクロ LED は高輝度・低消 費電力・長寿命といった利点から次世代のディ スプレイ材料として注目を集めている。従来の マイクロ LED と基板との接合にははんだマイ クロバンプなどを用いた熱圧着が使われている。 一般的にマイクロ LED の接続には半田バンプ や異方導電性材料を用いた熱圧着が検討されて いるが、薄い 3D-IC に大きな熱応力を与える 高温が必要となり、狭ピッチ化も課題となって いる。これらを解決するため、本研究では常温 で接合できる Cu めっき直接接合を提案した。 Cu めっき直接接合を用いた3次元積層プロセ スを図9に示す。マイクロLEDの一辺は100 μm である。マイクロ LED は側壁に SiO₂が成 膜されている。LED の側壁に剥き出しになっ



図9 3D-IC とマイクロ LED の Cu めっき直接接合

ている半導体層に、過剰に成長しためっき Cu が接触したことが原因で短絡することが先行実 験により明らかになったため、これを防止する ためにこのプロセスを導入した。その後 3D-IC上にバリア/シード層を成膜した。その 後, 部分的にバリア/シード層を除去した。こ れは最終工程でバリア/シード層の除去不良を 防止する目的で行っている。続いて感光性樹脂 をスピンコーティングし、フォトリソグラフィ により開口した。続いて、ダイボンダーによる マイクロ LED の仮接着とウエハボンダーによ る追加圧を行った。これはマイクロ LED と感 光性樹脂との密着性を高め、マイクロ LED と 感光性樹脂の空隙に Cu が成長することを防止 するためのプロセスである。続いて電解めっき によりCuを成長させ、3D-ICのTSVとマイ クロ LED の電極を半田レスで接続した。最後 に感光性樹脂の剥離とシード層のエッチングを 行い、プローバを用いて電気的特性を評価した。 図 10 は 3D-IC 上に積層されたマイクロ LED の顕微鏡画像である。薄く脆い 3D-IC 上にク ラックなどの損傷なくマイクロ LED を積層す ることに成功した。さらに図 11 は 3D-IC 上で



図 10 3D-IC 上に積層されたマイクロ LED アレイ



図 11 3D-IC 上で動作するマイクロ LED

発光するマイクロ LED の顕微鏡写真である。 マイクロ LED は接合後も劣化なく動作した。 このことから半田を用いず, 電解めっきにより 常温で 3D-IC とマイクロ LED アレイの一括接 合に利用できることを実証した。

[成果の発表, 論文など]

- Takafumi Fukushima, <u>Yuki Susumago</u>, Zhengyang Qian, Chidai Shima, Bang Du, Noriyuki Takahashi, Shuta Nagata, Tomo Odashima, Hisashi Kino, and Tetsu Tanaka, "Significant Die–Shift Reduction and μLED Integration Based on Die–First Fan–Out Wafer–Level Packaging for Flexible Hybrid Electronics", IEEE Transactions on Components, Packaging and Manufacturing Technology Letter, vol. 10 (2020), pp. 1419–1422
- 2) M. Mariappan, <u>Y. Susumago</u>, K. Sumitani, Y. Imai, S. Kimura, and T. Fukushima, "Laue microdiffraction evaluation of bending stress in Au wiring formed on chip-embedded flexible hybrid electronics", Japanese Journal of Applied Physics, vol. 60, (2021), SBBC02
- 3) Yuki Susumago, Chang Liu, Tadaaki Hoshi, Jiayi Shen, Atsushi Shinoda, Hisashi Kino, Tetsu Tanaka, and Takafumi Fukushima, "Room-Temperature Direct Cu Semi-Additive Plating (SAP) Bonding for Chip-on-Wafer 3D Heterogenous Integration with µLED", IEEE Electron Device Letters, vol. 44, no. 3, (2023), pp. 500-503 (毎号数十本の掲載論文 から5本が選ばれる Editors' picks に選出され, 同 雑誌 2023 年 5 月号の表紙に採用された。)