

[研究助成 (A)]

サブミリ波によるがんの早期診断に向けた
高感度電界イメージングシステムの開発

2251008

研究代表者
(助成金受領者)奈良先端科学技術大学院大学
先端科学技術研究科

助教 岡田 竜馬

[研究の目的]

皮膚がんの診断には組織を切除することによる病理診断が行われている。病理診断は痛みを伴うため、がん検診の障壁となる。また、ダーモスコピーによる光学的な診断では、確実な診断ができない。それに対して、サブミリ波をがん診断に応用する手法では、がん組織とそれ以外の組織で誘電率が異なることを利用する。この手法は、痛みを伴わず、精度の高い病理診断が可能である (Mirbeik, A. *et al. Sci Rep* 12, 4971 (2022))。さらに、サブミリ波を用いることで、高い空間分解能での検出が可能となり、早期発見につながる。しかし、従来手法では、アンテナ走査が必要であり1回の診断に長い時間を要する。本研究の最終目標として、高感度なサブミリ波電界イメージングシステムをがん診断に応用することで、従来の診断方法に比べて高速かつ高空間分解能な計測を実現する。これにより、診断と治療を同時に行うことができるシステムが構築される。また、このシステムを発展させ、フレキシブル導波管と組み合わせることで、内視鏡として構築し、皮膚がんだけでなく、体内の胃や大腸等のがん診断と治療に応用が期待できる。

がん組織と他組織の誘電率の違いを検出するためには、観察対象に向かってサブミリ波を照射して、反射された電界強度と位相情報から計算を行う。一次電気光学 (EO) 効果に基づく高周波電界イメージングはEO結晶で誘起され

る微弱な複屈折変化をイメージセンサで一括して計測することで、電界の強度と位相分布を高速に可視化することが可能である。しかしながら、この手法は、動画像として電界分布が取得できるが、検出感度が低く、電界計測応用に利用することが難しかった。この理由として、偏光イメージセンサの微弱な変化に対する感度の低さと、撮像速度が遅く、ノイズレベルの高い領域での撮像となっていたためである。

本研究では、高感度な電界イメージングに向けて、高速撮像システムの構築および偏光イメージセンサの近赤外領域における性能改善を行った。高速撮像に対しては、チップ内信号処理回路の搭載とリアルタイム処理システムを構築した。性能改善には、画素間に溝を形成し拡散キャリアの流入を抑制する構造を採用した。これらにより、高感度と高速性を両立したシステムを実現した。

[研究の内容、成果]

研究項目1：高速撮像システムの開発

観察対象の電界周波数はイメージセンサのフレームレートに対して非常に高いため、EO結晶に照射する光を予め変調し、EO結晶と偏光子を光学ミキサとして利用することで、光ヘテロダイン検波による周波数変換を行う。光ヘテロダインによって、光変調周波数と電界周波数の差周波成分の電界に比例した光強度変化として検出される。先行研究では、フレームレート




図1 電界イメージングシステム構成

を 360 FPS, 中間周波数をフレームレートの 1/4 となる 90 Hz に設定し, 電界イメージングの実証を行ってきた。しかし, この周波数帯では, 機械的ノイズなどの影響を受けやすく, 高感度計測に向け中間周波数を上げる必要があった。さらに, 高速撮像を行うことで, 単位時間当たりの積算枚数を増加させることによって, 感度と高速性が両立される。

本研究では, リアルタイムイメージングシステムの開発およびチップ内信号処理回路を搭載した偏光イメージセンサの開発およびを行った。

(1) リアルタイムイメージングシステムの開発

ロックイン検波の手法では, 中間周波数をフレームレートの 1/4 に設定し, 4 フレームの信号 ($i_1 \cdots i_4$) を 1 セットとし,

$$v_{cos} = -i_1 + i_2 + i_3 - i_4$$

$$v_{sin} = i_1 + i_2 - i_3 - i_4$$

を求めることで, 位相差 $\pi/2$ の矩形波信号の取得, 各信号へ乗算と同様の結果を得る。それぞれが複素成分の実部と虚部に相当する。次にこれらを積算する。

$$V_{cos} = \sum_{n=1}^{N/4} v_{cos}$$

$$V_{sin} = \sum_{n=1}^{N/4} v_{sin}$$




図2 作製したリアルタイム電界イメージングソフトウェア

ここで n は周期番号であり N は積算フレーム数である。この演算はローパスフィルタとして機能する。この結果から強度 $V_{cos}^2 + V_{sin}^2$ と位相 $\arctan V_{sin}/V_{cos}$ を求める。この演算では, 単純な加減算のみでロックイン検出動作が実現される。

本研究では, イメージセンサを 1,000 FPS 以上で動作させ, FPGA 上でフレーム分離および積算動作を行った, V_{cos} および V_{sin} の結果を PC に Ethernet パケットとして転送するシステムの開発および, 得られたデータからリアルタイムに強度と位相を計算し, 表示するソフトウェア開発を行った。

本研究で作製した電界イメージングシステムでは, これまでに作製してきた, 80×60 画素イメージセンサでは最大で 2,000 FPS で動作し, 110×100 画素イメージセンサでは最大で 1,000 FPS で動作可能となった。FPGA から PC へ UDP パケットとして転送されたデータをリアルタイムに処理し, データの表示および保存ができるソフトウェアを開発した。図1に作製した電界イメージングシステムの構成を示し, 図2に作製したソフトウェア画面を示す。この画面では, テスト対象デバイス (DUT) として, 30 GHz 帯のパッチアンテナを用いた計測例を示しており, 撮像結果は左上に表示されている。パッチアンテナに約 28 dBm の $f_{RF} = 30$ GHz 信号を入力し, $f_{LO} = 30$ GHz + 250.1 Hz の光強度変調を行った。EO 結晶は, $3 \times 3 \times 0.1$ mm の (100)-ZnTe 結晶を用いて計測を行った。

図2のソフトウェア上で観察されている、パッチアンテナ電界分布では、アンテナ端において共振効果により、またそれに接続するマイクロストリップライン上では電界集中効果により、それぞれ高い電界強度が観測された。位相分布については、アンテナの左右、およびアンテナ上と外部とで、それぞれ π radの位相反転が確認された。

なお、イメージングソフトウェアでは、FPGAで積算した結果をPCに転送し、その結果をさらに積算し、電界強度と位相分布の演算を行った。開発したソフトウェアでは、積算フレーム数に達したのち逐次表示を行うモードと移動窓処理を行うモードの2種類を搭載している。移動窓処理を行うモードによって、積算によるノイズ抑制と高い時間分解能を両立し、電界の動的な変化を滑らかにリアルタイム表示することが可能となった。

図3(a, b)に各撮像結果に対して計測された電界強度を正規化した値を A 、位相を θ として、 $A \cos \theta$ として計算することで、パッチアンテナ上の電界分布の連続画像として計算を行った結果を示す。イメージセンサを1,000 FPSに設定し、FPGAでフレーム分離を行い、その結果を20フレーム積算し、PCに転送した。その結果、250 Hz成分の強度分布と位相画像が12.5 FPSで得られる。本実験では、DUTに入力する信号とLO光の周波数差は $|f_{RF} - f_{LO}| = 250.1$ Hzに設定したため、検出周波数との差分である0.1 Hzで位相が変化する電界分布像が得られる。どちらの計測結果でも、1周期が10秒の信号が検出されており、ミリ波電界を高速に撮像できていることが示された[1]。

本システムの開発によるフレームレートの向上は、中間周波数の高周波化と入射光量上限の拡大、および単位時間あたりの積算枚数の増加が可能となる。これにより、先行研究を上回る高速な電界分布の可視化を実現した。先行研究の課題であった中間周波数の低さ(90 Hz)に起因する機械的ノイズや $1/f$ ノイズについて




図3 (a) パッチアンテナ上の電界分布の連続画像, (b) (a)に示した点における正規化されたEO信号強度

は、中間周波数の向上によって効果的に抑制され、SNRが大幅に改善した。

(2) チップ内信号処理回路を搭載した偏光イメージセンサの開発

イメージセンサのフレームレート向上に伴い、データ転送やロックイン検波をはじめとする信号処理の負荷が課題となる。そのため、ロックイン検波の一部をイメージセンサ内で処理する回路を搭載した偏光イメージセンサ作製した。これにより、後段処理の負荷を軽減し、撮像速度の向上を図った。本研究では、(1)に記載したロックイン検出の演算順序を入れ替えても結果は変わらないことに着目し、チップ内で i_1 から i_4 を先に積算することで転送データ量を削減する。具体的には、チップ内で i_1 から i_4 を積算した $\sum i_1 \sim \sum i_4$ を取得し、PCへ転送し、

$$V_{\cos} = \sum i_1 - \sum i_2 - \sum i_3 + \sum i_4$$

$$V_{\sin} = \sum i_1 + \sum i_2 - \sum i_3 - \sum i_4$$

を計算することで同様に強度と位相を求める。

このチップ内で $\sum i_1 \sim \sum i_4$ を演算する回路を




図4 (a) 試作チップのブロック図, (b) チップ写真

搭載した試作イメージセンサを作製した。試作チップのブロック図およびチップ写真を図4に示す。本チップは、隣り合う画素に偏光透過軸が 0° と 90° の画素上偏光子を持つ 16×16 の画素アレイと 1×16 のスイッチドキャパシタ積分器アレイ、4行で1ブロックとする $4 \times 16 \times 16$ のメモリキャパシタアレイで構成される。各画素にはメモリキャパシタは4つ配置される。

本回路は、4フレームの各信号(I_1 - I_4)を1セットとして、各フレームの信号を積算した($\sum I_1$ - $\sum I_4$)を取得する動作を行う。画素信号成分はスイッチドキャパシタ積分器により基準電位との差分を電荷に変換され、メモリキャパシタに転送・格納される。サンプリング動作と転送動作は信号ごとに行われ、転送先のメモリキャパシタを順次切り替えることで、画素信号に対応したメモリキャパシタへ電荷が蓄積される。これを複数回繰り返すことで、メモリキャパシタに蓄積された電荷量が信号の総和として出力される。

電界イメージングにおいて、微弱な偏光変化を検出するためには、フォトンショットノイズが支配的となる条件で動作させる必要がある。そのような条件下で複数のフレームを画素内で蓄積するキャパシタを用意することはプロセスの都合上困難であるため、信号電圧を蓄積するキャパシタを画素外に配置し、十分な容量を確保するとともに、基準電位との差分を積算することで、多数フレームの積算を実現した。

図5にイメージセンサのフレームレートを




図5 試作チップに正弦波変調光を照射し、変調光の位相を変化させた際の各フレームの出力結果




図6 (a) 変調光検波動作確認のための光学系模式図, (b) 入力位相変化に対する強度分布および位相分布

1,000 FPSに設定し、LEDの照射光強度を250 Hzで正弦変調し、位相が $-\pi$ から π へ、 $\pi/18$ 刻みで変化させた際の各メモリからの出力を示す。各位相条件において、10回の積算出力を測定した。4フレームごとの分離積算が正しく行われている場合には、正弦変調光に対応した振幅成分が積算出力として現れる。結果より、各フレームの積算出力は互いに $1/4$ 周期ずつ位相がずれて変化していることが確認され、目的通りに動作していることが確認された。

作製した試作チップを用いて、入射光強度を一定に保った条件下で偏光変調を付与し、ロックイン検出処理によって得られる強度分布および位相分布の妥当性を評価した。図6(a)に

本評価で用いたイメージングシステムの模式図を示す。光源には波長 780 nm の LED を用い、偏光子および偏光ビームスプリッタ、 $\lambda/4$ 波長板、 $\lambda/8$ 波長板により入射偏光状態を整えた後、液晶可変波長板（LCC1111T-B, Thorlabs）を挿入した。液晶可変波長板は、印加電圧に応じてリターダンスが変化する素子であり、電界印加による複屈折変化を示す EO 結晶の代替として用いた。イメージセンサを 1,000 FPS で動作させた。液晶可変波長板に印加する変調信号の周波数は、イメージセンサのフレームレートの 1/4 に相当する 250 Hz に設定した。センサチップ内部での積算枚数は 10 枚とし、積算された信号を 1,000 フレーム分取得し、強度および位相分布を計算した。なお、強度分布は最大値が 0 dB となるように正規化した。液晶可変波長板に印加する電圧は、位相変調が約 $\lambda/2$ となる電圧値 1.4 V を基準に設定し、液晶可変波長板の偏光変化の変調度は 7% に設定した。図 6(b) に、入力位相を $\pi/2$ rad ずつ変化させた際の強度分布および位相分布を示す。強度分布においては、照射光の空間的不均一性に起因する分布が観測されるものの、入力位相変化に伴う顕著な強度分布の変化は確認されなかった。一方、位相分布では、入力した位相変化に対応して、画素全体にわたり位相が $\pi/2$ rad ずつシフトしている様子が明確に観測された [2]。

本研究で作製したチップは 16×16 画素と非常に少ないものの基本的な動作を確認することができた。今後、画素数の増加を行い、電界イメージングを実施する。また、画素部分と並列積算回路部分の動作を独立化することにより、さらに画素を高速駆動しつつ読み出し速度を低速化させる動作を行うことで、さらなる撮像速度の向上を目指す。

研究項目 2：偏光イメージセンサの近赤外領域における性能改善

本研究では、偏光イメージセンサの画素上偏光子構造の最適化および画素構造の変更を行う




図7 作製した画素構造




図8 試作チップを用いてトレンチ構造作製したチップ写真および未加工チップおよび加工後のチップ消光比の比較

ことで、波長 780 nm 帯の近赤外領域における消光比改善を行った。

本研究で作製した画素構造を図7に示す。画素上偏光子は先行研究までに最適化を行った、Line/Space = 0.7/0.7 μm の構造を踏襲しつつ、CMOS 金属配線を 3 層積層することで最大の消光比が得られることを確認した。また、電界イメージングで利用する近赤外帯は、Si の深い領域で発生した拡散キャリアの隣接画素への流入などの影響により、実効的な消光比が低下する。そこで、画素間に n-well レイヤを配置し、そこに定電圧を与えることにより、拡散キャリアの隣接画素への流入を防ぐ構造を作製した。この n-well レイヤに印加する電圧を 7 V に設定することで、消光比が最大 6.1 まで改善された [3]。

さらに、画素間に溝（トレンチ）を作ること、拡散キャリアの流入を防ぐ構造を作製した。本研究では、トレンチを作製し、評価を行うためのテストチップを試作した。図 8 (a) に示

されるように、テストチップを 100 μm 程度まで研磨し、OAP および、OFPR8600 を用いてレジストを作製し、両面アライナを用いてフォトリソグラフィを行った。その後、チップ裏面からシリコン深堀リアクティブイオンエッチング (Deep-RIE) により 15 μm 幅のトレンチを形成した。その結果、消光比が 5.0 から 8.6 へ向上した [4]。この消光比改善によって、二重偏光子構造における理論計測感度が 67% から 79% に改善することに相当する。

本研究のまとめ

本研究では、サブミリ波を用いたがんの早期診断への応用を最終目標とし、高感度かつリアルタイムなサブミリ波電界イメージングシステムの構築を行った。

高速撮像システムの開発においては、1,000 FPS 以上で動作するイメージセンサと、FPGA および PC ソフトウェアを連携させたリアルタイム処理システムを構築した。これにより、中間周波数を高周波化することで先行研究の課題であった機械的ノイズや $1/f$ ノイズを効果的に抑制し、SNR の大幅な改善と電界分布の動的な可視化を実現した。また、ロックイン検波の一部をセンサチップ内で実行する並列積算回路を搭載し、データ転送負荷の軽減とさらなる高速駆動の両立を図った。加えて、偏光イメージセンサの近赤外領域における性能改善として、画素間に拡散キャリアの流入を抑制する n-well レイヤやトレンチ構造を導入した。特にシリコ

ン深堀エッチングによるトレンチ形成により、消光比を 5.0 から 8.6 へと大幅に向上させ、理論計測感度を 79% まで改善することに成功した。

以上の成果により、高感度と高速性を両立した電界イメージングが可能となった。今後は、電界イメージングシステムのさらなる高感度化および、本システムを用いて実際にかん部位と正常部位における誘電率や複屈折性の差異の詳細な解析を行う。さらに、本研究で得られた成果は、電界イメージングだけでなく、微弱な複屈折変化を観察する複屈折顕微鏡への応用等も期待される。

[成果の発表, 論文など]

- [1] 岡田 竜馬, 水野 麻弥, 竹原 浩成, 春田 牧人, 田代 洋行, 太田 淳, 笹川 清隆, “高速偏光イメージングシステムを用いたミリ波電界の高速撮像,” 電子情報通信学会論文誌 C, vol.J109-C, no.3, pp.194-201, 2026.07.01.
- [2] 兵頭 克哉, 岡田 竜馬, 竹原 浩成, 春田 牧人, 田代 洋行, 太田 淳, 笹川 清隆, “高速かつ高感度な電界撮像に向けたチップ内並列積算回路搭載 CMOS 偏光イメージセンサ,” 映像情報メディア学会 2025 年冬季大会, 2025.12.19. 慶應義塾大学 矢上キャンパス
- [3] Ryoma Okada, Maya Mizuno, Hironari Takehara, Makito Haruta, Hiroyuki Tashiro, Jun Ohta, Kiyotaka Sasagawa, “On-Pixel Polarizer Structure for High-Sensitivity Millimeter-Wave Electro-Optic Imaging,” Electronics, vol.14, no.20, 20240742, 4026, 2025.10.14.
- [4] 大原 千躍, 岡田 竜馬, 竹原 浩成, 春田 牧人, 田代 洋行, 太田 淳, 笹川 清隆, “電界撮像向け偏光 CMOS イメージセンサの画素分離構造による性能向上,” LSI とシステムのワークショップ 2026, 2026.5.13. 東京大学 武田先端知ビル 5 階 武田ホール.